Un hilo en Hacker News que está explotando en este momento trata sobre algo que quizás suene aburrido, pero que en realidad es bastante alarmante para toda la industria de la IA: la memoria ha tomado el control completo de la contabilidad de los chips de IA.

Epoch AI ha publicado un análisis detallado de los costos de los componentes de los chips de IA, y las cifras son contundentes. La memoria de alto ancho de banda (High Bandwidth Memory, HBM) —esa HBM de la que todo el mundo habla— ahora representa casi dos tercios del costo total de una tarjeta aceleradora de IA terminada. Esto significa que el propio chip del procesador, todo el trabajo lógico, se ha convertido en una parte relativamente pequeña de la factura.

La sección de comentarios en HN es una mezcla de «obviamente, se veía venir» y «espera, ¿es realmente tan grave?». Y es precisamente esa tensión lo que lo hace interesante.

Cuando la memoria cuesta más que el cerebro, tienes un problema estructural — no un problema de optimización.

¿Por qué sucede esto? La HBM es extremadamente cara de producir. Requiere apilamiento 3D avanzado, una integración estrecha con el die lógico, y la cadena de suministro está dominada por solo un par de actores (SK Hynix, Samsung, Micron). La demanda de Nvidia, AMD y los grandes hiperescaladores ha disparado los precios, y no hay suficiente capacidad para satisfacer el crecimiento en las cargas de trabajo de entrenamiento e inferencia de IA.

Lo que hace que esto sea más que una simple historia de precios es que socava el modelo de negocio del hardware de IA. Si dos tercios de los costos residen en la memoria, y no controlas el suministro de memoria, eres vulnerable de una manera difícil de cubrir.

La memoria está devorando los chips de IA: la RAM ya constituye 2/3 del costo - Bilde 1

En el lado positivo: el 'underground' habla mucho de que las alternativas están empezando a acercarse. Saimemory (respaldada por Intel y SoftBank) apunta a una alternativa a la HBM con la mitad del consumo de energía — pero los prototipos no llegarán hasta 2027 como muy pronto. La 3D X-DRAM de NEO Semiconductors pasó la validación de prueba de concepto en abril de 2026, con cifras de latencia prometedoras. La plataforma Pavehawk de D-Matrix, que combina DRAM apilada en 3D con lógica, presume de un ancho de banda 10 veces superior al de HBM4 por pila.

Pero «prometedor» y «en producción» son dos cosas muy diferentes. Hasta que estas tecnologías escalen, los costos de los chips de IA son, en la práctica, costos de memoria — y ese es un problema que ningún actor individual puede resolver por sí solo.

Esta es una señal temprana de fuentes de la comunidad y datos de investigación independientes, aún no confirmada por los principales fabricantes de chips. Pero cuando los hilos de HN con casi 500 comentarios tratan sobre la economía de la memoria un lunes, suele ser una señal de que los medios tecnológicos convencionales están a dos semanas de hacerse eco.

Esté atento a quién anuncia asociaciones de memoria o estrategias de integración vertical en los próximos trimestres. Eso le dirá mucho sobre quién ha leído estas cifras.